

(11)Publication number:

07-037840

(43) Date of publication of application: 07.02.1995

(51)Int.CI.

H01L 21/301 HO11 21/68

(21)Application number: 05-202884

(71)Applicant : NEC CORP

(22)Date of filing: 24.07.1993 (72)Inventor: MURATA TOMOJI

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PURPOSE: To make it possible to separate chips from a support plate as the chips are made to align on an adhesive tape when a compound semiconductor substrate having a PHS structure, is split into the chips. [[188] CONSTITUTION: A method of manufacturing a semiconductor device is provided with a process (a process B) for half-etching a semiconductor substrate 4 from its rear by etching, a process (a process D) wherein this half-etched substrate 4 is bonded with an adhesive tape 11 and after that is broken in chips, and a process (a process E) wherein the tape 11 is stretched for dissolving the mutual intervention between the broken chips. Thereby, automatization of the process for manufacturing the device can be easily conducted and moreover, a significant reduction in manhours becomes possible. Moreover, in the case where semiconductor elements having a PHS structure are separated from a support plate and an element isolation is performed, the

elements are prevented from overlapping each other and

(230p

manhour for a visual check on the elements can be significantly reduced.

#### LEGAL STATUS

[Date of request for examination]

24.07.1993 04 06 1996

Date of sending the examiner's decision of

rejection]

Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number] 2616247 [Date of registration] 11031997

08-10840 [Number of appeal against examiner's decision

of rejection [Date of requesting appeal against examiner's

04.07.1996

BEST AVAILABLE COPY

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

## (11)特許出願公開番号 特開平7-37840

(43)公開日 平成7年(1995)2月7日

(51) Int.Cl. <sup>5</sup> H 0 1 L 21/301 21/68	識別記号 庁内整理番号	F I	技術表示箇所
	N		
		H01L 21/78	S
			x
			Q
		審査請求 有 請求項の数2	FD (全 5 頁)
(21)出願番号	<b>特願平5-202884</b>	(71)出額人 000004237	
		日本電気株式会社	
(22) 出顧日	平成5年(1993)7月24日	東京都港区芝五丁目7番1号	
		(72)発明者 村田 智司 東京都港区芝五丁目7番1号日本電気株式	
		会社内	
		(74)代理人 弁理士 宮越 典明	


#### (54) 【発明の名称】 半選体装置及びその製造方法

#### (57)【要約】

【目的】 PHS構造を有する化合物半導体基板をチップに分離する際、粘着テープに整列させたまま支持板より剥離すること。

【構成】 半導体基板 4 を裏価からエッチングにてハーフェッチングする工程(図 1 工程 B)、このハーフエッチングする工程(図 1 工程 B)、このハーフエッチングされた半導体基板 4 を転給テープ 1 1 で貼り付け、その後プレーキングする工程(同工程 D)、プレーキングされたチップの相互干渉を解消するため、粘着テープ 1 1 を引き伸ばす工程(同工程 E)とを備えてい

【効果】 工程の自動化を容易に行うことができ、しか も大幅な工数低減が可能となる。また、PHS構造を有 する半導体素子を支持板から剥離し、素子分離を行う場 合、半導体素子の重なりを防止し、外観チェックの工数 を大幅に低減することができる。





【請求項1】 PHS構造を有する化合物半導体装置において、チップ側面の表面付近は、非重直、非直線的に、また、チップ側面のPHSめつき部付着は、表面付近に比して内側に斜め又は湾曲にチップが分離されている構造からなることを特徴とする半導体装置。

【請求項2】 PIS構造を有する化合物半導体装成の製造方法において、半導体基板を裏面からハーフエッチングする工程と、このハーフエッチングされた半導体基板を粘着テープで貼り付け、プレーキングする工程と、該 10 粘着テープを引き伸ばす工程とを含むことを特徴とする 半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置及びその製造方法に関し、特にプレーテッドヒートシンク(Plated Heat sink:以下"PHS"と略記する)構造を有する化合物半導体装置及びその製造方法に関する。

[0002]

【従来の技術】一般にPIIS精造を有する化合物半導体装 置の製造方法は、図 4 に示す工程プロー「業子形成→支 持板貼付→模面制程エッチング・PIISかの⇒用下地金属 層形成→PIISかのき層形成→PIISかのき用下地金属層除去 →エッチング→ベレット剥離→整列→マウント」より成 ▼

【0003】この従来の製造法を図3(従来法における 製造工程A~Eよりなる工程側所面図)に基づいて詳細 に説明する。まず、図3工程Aに示すように、半導体基 核4の表面に素子(ソース電優1、ゲート電極2、ドレ イン電機3)を形成する。

【0004】次に、図3工程Bに示すように、半導体基板4の表面に貼付削5を用いて支持板7を貼り付け、基板4の裏面より研磨又はエッチングして所望の厚さ(数10μm)に停磨化し、その後複数の金属からなるPHSめっき用下地金属層6の形成を行う。

【0005】続いて、図3工程じに示すように、ダイシング域にレジスト8のパターンをマスクとしてPHSめっきを施し、PHSめっき間9を形成する。その後、上記レジスト8を除去し、図3工程Dに示すように、PHSめっき層9をマスクとしてPHSめっき用下地金属圏6を除去し、続いて半導体基板4をエッチングしてチップ12の分離を行う。

【0006】次に、図3工程目に示すように、支持板7 と半導体基板4とを貼り付けている貼付剤5に対し溶解 可能な溶剤を用いて支持板7からチップ12を剥離し、洗 浄を行うことによってチップ分離を行っている。

 認し、トレーに整列させていた。

[00008]

【発明が解決しようとする課題】従来の上記したチップ 分離法では、チップ12をマウントする前に1片づつ表裏 を確認し、トレーに整列させる必要があり、そのため態 大な工数を必要とする欠点を有している。また、工程の 自動化を意図する場合、表裏ばらばらに重なった状態で 存在するチップ12を認識し、これを個々に拾い上げ、整 列させることは非常に困難なことである。

(0009) 本発明は、従来の上記欠点、問題点に鑑み 成されたものであって、その目的は、工程の自動化を容 易に行うことができ、大幅に工数を低減することができ る半導体装置及びその製造方法を提供することにある。 また、木発明の他の目的は、PIS構造を有する半導体素 アを支持板から剥離し、素子分離を行う際、半導体素子 の重なりを防止し、外観チェックの工数を低減すること ができる半導体装置及びその製造方法を提供することに ある。

[0010]

【課題を解決するための手段】そして、本発明は、上記目的を達成するため、PHS解消を有する化合物半導体装 値において、チップ側面の表面付近は、非重度、非直線 的に、また、チップ側面のPHSめっき部付着は、表面付 近に比して内側に料め又は商曲にチップが分離されてい る橋泊からなっている。

【0011】また、本発明の半導体装置の製造方法は、 半導体基板をチップに分離させる工程において、(1) 半 導体基板を裏面からエッチングにてハーフエッチングす る工程、(2) ハーフエッチングされた半導体基板を粘着 が テープで貼り付け、その後フレーキングする工程、(3)

プレーキングされたチップの相互干渉を解消するため、 粘着テープを引き伸ばす工程、とを備えている。

[0012]

【実施例】以下、本発明について図面を参照して説明する。本発明は、具体的には、図えにます工程プロー「素 予形成一支持板貼付→取面印着エッチング→PRSめつき 用下地金属層形成→PRSめっき層形成→PRSめっき用下地 金属層除去→ハーフエッチング→支持板から剥離・洗浄 → 料箱テーブ貼付→プレーキング→テープ引き伸ばし→ マウント」より成る。

【0013】本発明は上記工程より成るが、これを更に 図1に基づいて詳細に説明する。図1は、本発明の一実 施例である半導体装置の製造工程A~Eよりなる工程順 断而図である。

【0014】まず、図1工程Aに示すように、半導体基板4に素子(ソース電機1、ゲート電機2、ドレイン電機3)を形成し、これを貼付剤5を用いて支持板7に貼り付ける。そして、この半導体基板4の裏面を研磨エッチングにより所望の厚さ(数104m)に関層化し、この面に関い数つき用下地金属図6を形成し、更に、マスク用



【0015】次に、図1工程8に示すように、PHSめっき層9を形成するために用いたマスク用レジスト8を除去し、続いて、このレジスト8を除去したところのPHS かっき用下地金属層6を除去し、さらに半導体基板4をPHSめっき層9をマスクとしてエッチングを行う。

【0016】このとき、エッチング量を制御することに よって半導体基板4の厚さ分すべてエッチングによって 除去しないで、半導体基板4の厚さの1/3~2/3程度エ ッチングしたところで該エッチングを終了させ、エッチ ング除去部10を形成する。ここで用いるエッチングとし ては、ドライエッチング、ウエットエッチングのいずれ でもよい。

【0017】次に、図1工程にに示すように、ハーフエッチングを行った半導体基板 4 を支持板 7 から剥離するため、貼付別 5 を密修する活動を用いて半導体基板 4 を剥離し洗浄する。なお、半導体基板 4 と支持板 7 を貼り付ける貼付別 5 として、ワックス系のものを使用した場合、半導体基板 4 を支持板 7 たり割離さんとき、ホットプレートなどを用いて加温することにより支持板 7 より 20 剥離し、その後ワックスを溶解することができる溶剤を用いて半導体系板 4 を洗浄する。

【0018】次に、図1工程Dに示すように、支持板7 より剥離した半導体基板4の裏面から粘着テーブ11で半 導体基板4を支持し、その後プレーキングを行い、チッ プに分離する。ここで用いる粘着テーブ11としては、校 工程の「マウント工程」を考慮し、紫外線を照射すると 粘付強度が低下する粘着テープ又は加熱することで粘付 強度が低下する粘着テープを用いることができる。

【0019】次に、図1工程Eに示すように、マウントを行う場合、プレーキングを行ったチップ側面が隣のチップと干渉しないように、また、チップ12と粘着テープ11との粘着力を低下させ、谷易にチップをピップアップ

できるように粘着テープ11を引き伸ばす。このような工程を用いることにより、チップ12を粘着テープ11上に整列させたまま剥離、分離することができる。

#### [0020]

【発明の効果】以上説明したように本発明は、チップを 粘着ケープ上に整列させたまま剥離、分離することがで きるので、工程の自動化を容易に行うことができ、しか も大幅な工数低減が可能となる効果が生じる。また、本 発明によれば、PIX構造を有する半導体素子を支持板か

ら剥離し、素子分離を行うとき、半導体素子の重なりを 防ぎ、外観チェックの工数を低減することができる効果 が生じる。

#### 【図面の簡単な説明】

【図1】本発明の実施例である半導体装置の製造工程A~Eよりなる工程順断面図。

【図2】本発明による工程フロー図。


【図3】従来の半導体装置の製造工程A~Eよりなる工程順断面図。

【図4】従来法による工程フロー図。

#### 20 【符号の説明】

- 1 ソース電極
- 2 ゲート電極
- 3 ドレイン電極 4 半導体基板
- 5 貼付剤
- 6 PHSめっき用下地金属層
- 7 支持板
- 8 レジスト
- 9 PHSめっき層
- 10 エッチング除去部 11 粘着テープ
- 12 チップ






[図2]

# 素子 形成 支持板 貼付 裏面研磨 エッチング PHSめっき用下地金属層形成 PHSめっき層 形成 PHSめっき用下地金属層除去 ハーフ エッチング 支持板から剝離 洗浄 粘着テープ 貼付 ブレーキング テープ 引き伸ばし ↓ マウント





#### [図4]

# 素子 形成

PHSめっき用下地金属層形成

PHSめっき層 形成

PHSめっき用下地金属層除去 ↓ エッチング

ペレット 剝離

整列 よっマウント